# 日本国特許庁 PATENT OFFICE JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 顧 年 月 日 Date of Application:


2000年 7月13日

出 頤 番 号 Application Number:


特願2000-212482

出 類 人 Applicant (s):

富士通株式会社



CERTIFIED COPY OF PRIORITY DOCUMENT



2000年12月22日

特許庁長官 Commissioner, Patent Office 及川耕



【書類名】

特許願

【整理番号】

0051429

【提出日】

平成12年 7月13日

【あて先】

特許庁長官 殿

【国際特許分類】

G06F 15/00

【発明の名称】

拡大鍵生成装置および記録媒体

【請求項の数】

6

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

下山 武司

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

伊藤 孝一

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

武仲 正彦

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

鳥居 直哉

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

矢嶋 純

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

屋並 仁史

【発明者】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通 【住所又は居所】

株式会社内

【氏名】

横山 和弘

【特許出願人】

【識別番号】

000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】

100089141

【住所又は居所】 東京都目黒区平町1丁目21番20-603号

【弁理士】

【氏名又は名称】

岡田 守弘

【電話番号】

03-3725-2215

【手数料の表示】

【予納台帳番号】

015543

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9705795

【プルーフの要否】

要

【書類名】

明細書

【発明の名称】

拡大鍵生成装置および記録媒体

【特許請求の範囲】

#### 【請求項1】

暗号鍵から拡大鍵を生成する拡大鍵生成装置において、

入力された暗号鍵のビット列を複数のグループに分割し、これら分割した各グループのビット列に演算を複数i回それぞれ行なって複数iの演算結果を生成し、これら生成した各グループ毎の複数iの演算結果について複数のグループ間で該当演算結果をそれぞれ1つにまとめる演算を行ない、複数iの中間データを生成する中間データ生成手段と、

指定された拡大鍵の段数 r をもとに、上記複数 i の中間データから1 つを選択し、選択した中間データを非可逆変換して段数 r の拡大鍵を生成する拡大鍵生成手段と

を備えたことを特徴とする拡大鍵生成装置。

#### 【請求項2】

上記入力された暗号鍵のビット列として、入力された暗号鍵のビット列に非線型関数を演算したビット列としたことを特徴とする請求項1記載の拡大鍵生成装置。

#### 【請求項3】

上記1つにまとめる演算として、論理演算としたことを特徴とする請求項1記載の拡大鍵生成装置。

#### 【請求項4】

上記1つにまとめる演算を行なった後、非線型関数を演算して中間データを生成したことを特徴とする請求項1記載の拡大鍵生成装置。

#### 【請求項5】

上記選択した中間データについて段数 r に従った転置を行なった後に非可逆変換を行なうことを特徴とする請求項 1 記載の拡大鍵生成装置。

#### 【請求項6】

入力された暗号鍵のビット列を複数のグループに分割し、これら分割した各グ

ループのビット列に演算を複数i回それぞれ行なって複数iの演算結果を生成し、これら生成した各グループ毎の複数iの演算結果について複数のグループ間で該当演算結果をそれぞれ1つにまとめる演算を行ない、複数iの中間データを生成する中間データ生成手段と、

指定された拡大鍵の段数 r をもとに、上記複数 i の中間データから 1 つを選択し、選択した中間データを非可逆変換して段数 r の拡大鍵を生成する拡大鍵生成手段と

して機能させるプログラムを記録したコンピュータ読取可能な記録媒体。

#### 【発明の詳細な説明】

[0001]

#### 【発明の属する技術分野】

本発明は、暗号鍵から拡大鍵を生成する拡大鍵生成装置および記録媒体に関するものである。

[0002]

#### 【従来の技術】

一般的な共通鍵暗号による暗号化処理の構成を図8に示す。図8の暗号化装置は、平文と暗号鍵を入力とし、暗号文を出力するものであって、暗号化処理装置と拡大鍵生成装置とから構成されている。暗号化処理装置は、暗号化処理1から暗号化処理nの順番に、n段階の処理を行なう。拡大鍵処理装置は、入力された暗号鍵をもとに、n段階の暗号化処理のそれぞれで用いられる拡大鍵1から拡大鍵nの生成を順次行なう。この拡大鍵の生成は、重要な問題であり、高速性と安全性とが要求されている。

[0003]

従来、高速処理可能な方式として、DESの拡大鍵生成方式がある。このDESの拡大鍵生成方式は、図9の右側の拡大鍵生成装置に示すように、暗号鍵を入力とし、巡回シフトとビット転置のみにより拡大鍵1から拡大鍵nの生成を行なうため、処理が高速である。

[0004]

また、安全性がより高い方式として、 MARSの拡大鍵生成方式 (MARS-a

candidate cipher for AES,THE First AES Conference 1998 pl-p9)がある。

[0005]

#### 【発明が解決しようとする課題】

上述した前者の図9のDESの拡大鍵生成方式は、循環シフトとビット転置のみ(図9の右側の\*の部分参照)により拡大鍵の生成を行なうため、処理が高速である反面、拡大鍵のビット情報から暗号鍵のビット情報を容易に得ることができてしまうという問題がある。このため、n個の拡大鍵のうち1個でも情報が漏洩した場合、暗号鍵の情報まで漏洩することとなり、安全性に問題があった。

[0006]

また、上述した後者のMARSの拡大鍵生成方式は、拡大鍵の情報から暗号鍵の情報を簡単に得ることができないので、安全性が高い反面、多くの演算を繰り返すため、高速に処理を行なうことができないという問題があった。

[0007]

本発明は、これらの問題を解決するため、第1段階で暗号鍵から中間データを 生成し、第2段階で中間データから任意のデータを選択して非可逆変換を行ない 任意の段数の拡大鍵を生成し、任意段の拡大鍵を非可逆変換を経て高速生成 して共通鍵方式の安全性を高めることを目的としている。

[0008]

#### 【課題を解決するための手段】

図1を参照して課題を解決するための手段を説明する。

図1において、暗号化装置1は、平文および暗号鍵を入力とし、暗号文を出力 するものであって、拡大鍵処理装置3などから構成されるものである。

[0009]

拡大鍵処理装置3は、暗号鍵から拡大鍵を生成するものであって、ここでは、 中間データ生成装置4および拡大鍵生成装置5などから構成されるものである。

中間データ生成装置4は、暗号鍵を入力とし、複数iの中間データを生成する ものである。

[0010]

拡大鍵生成装置5は、複数iの中間データから指定された段数rの拡大鍵を生成するものである。

次に、動作を説明する。

[0011]

中間データ生成装置 4 が入力された暗号鍵のビット列を複数のグループに分割し、これら分割した各グループのビット列に演算を複数回i それぞれ行なって複数iの演算結果を生成し、これら生成した各グループ毎の複数iの演算結果について複数のグループ間で該当演算結果をそれぞれ1つにまとめる演算を行ない、複数iの中間データを生成し、拡大鍵生成装置 5 が指定された拡大鍵の段数 r をもとに複数iの中間データから1つを選択し、選択した中間データを非可逆変換して段数 r の拡大鍵を生成するようにしている。

[0012]

この際、入力された暗号鍵のビット列として、入力された暗号鍵のビット列に 非線型関数を演算したビット列とするようにしている。

また、1つにまとめる演算として、論理演算を行なうようにしている。

[0013]

また、1つにまとめる演算を行なった後、非線型関数を演算して中間データを 生成するようにしている。

また、選択した中間データについて段数 r に従った転置を行なった後に非可逆 変換を行なうようにしている。

[0014]

従って、第1段階で暗号鍵から中間データを生成し、第2段階で中間データから任意のデータを選択して非可逆変換を行ない任意の段数の拡大鍵を生成することにより、拡大鍵を非可逆変換を経て高速生成して共通鍵方式の安全性を高めることが可能となる。

[0015]

【発明の実施の形態】

次に、図1から図7を用いて本発明の実施の形態および動作を順次詳細に説明 する。 [0016]

図1は、本発明のシステム構成図を示す。

図1において、暗号化装置1は、平文および暗号鍵を入力とし、暗号文を出力 するものであって、暗号化処理装置2および拡大鍵処理装置3などから構成され るものである。

[0017]

暗号化処理装置 2 は、拡大鍵 1 から拡大鍵 n をもとに暗号化処理(1)から暗号化処理(n)の n 段階の処理を行ない、暗号文を作成して出力するものである。暗号化処理(1)から暗号化処理(n)は、拡大鍵処理装置 3 で生成された拡大鍵 1 から拡大鍵 n を受け取ってそれぞれの暗号化処理を行ない、最終段から暗号文を出力する。

[0018]

拡大鍵処理装置3は、暗号鍵から拡大鍵を生成するものであって、ここでは、 中間データ生成装置4および拡大鍵生成装置5などから構成されるものである。

中間データ生成装置4は、暗号鍵を入力とし、複数iの中間データを生成する ものである(図2、図3など参照)。

[0019]

拡大鍵生成装置5は、複数iの中間データから指定された段数rの拡大鍵を生成するものである(図2、図4など参照)。

次に、図2のフローチャートの順番に従い図1の構成のもとで暗号鍵から拡大 鍵を生成するときの動作を詳細に説明する。

[0020]

図2は、本発明の動作説明フローチャートを示す。

図2において、S1は、ユーザ鍵を入力する。これは、図1の暗号化装置1に 平文と一緒に、暗号鍵(ユーザ鍵)を入力する。これにより、図1の拡大鍵処理 装置3を構成する中間データ生成装置4がユーザ鍵(暗号鍵)を取り込んだこと となる。

[0021]

S2は、非線型関数Mを演算する。これは、後述する図3に示すように、暗号

鍵のビット列を8グループに分割し、各グループのビット列に非線型関数Mを演算する(図6、図7を用いて後述する)。

[0022]

S3は、偶数のときに定数を加算する。

S4は、奇数のときに定数を乗算する。これらS3、S4は、後述する図3に示すように、非線型関数Mを演算した後のビット列に、偶数のときは定数を加算し、奇数のときは定数を乗算する。

[0023]

S5は、排他的論理和を演算する。これは、後述する図3に示すように、S4で定数を加算したビット列と、定数を乗算したビット列とを排他的論理和の演算を行なう。

[0024]

S6は、非線型関数Mを演算する。これは、S5で演算した後のビット列に、 非線型関数Mを演算し、中間データを生成する。尚、S4、S5、S6で、複数 の定数(例えば図3の場合にはi=0, 1, 2に対応する3つ定数)についてそ れぞれ加算、乗算した後に、排他的論理和演算、更に非線型関数演算をそれぞれ 行ない、図3の場合にはそれぞれ3つからなる中間データを生成する。

[0025]

以上のS1からS6によって、ユーザ鍵(暗号鍵)を入力とし、例えば図3の 構成に従い、非可逆変換を経た複数づつ(図3では3つづつ)からなる中間デー タを作成することが可能となる。

[0026]

図2のS7は、段数rを入力する。これは、作成しようとする、拡大鍵の段数 rを入力する。これにより、本発明では、指定した段数の拡大鍵を以降のS8からS11で直接に作成することが可能となる。

[0027]

S8は、中間データから該当する値を選択する。これは、後述する図4の(a)の複数iづつの中間データ中から、段数rをもとに該当する中間データを1つづつそれぞれ選択する。

[0028]

S9は、段数 r に従った転置を行なう。これは、図4の(a)のデータ並び替え処理装置で、段数 r を入力して、S8 で選択した中間データの転置を行なう(図5の(c),(d)参照)。

[0029]

S10は、転置後の中間データの非可逆変換Gを行なう(図4の(b)参照)

S11は、r段数の拡大鍵を出力する。これは、S10で演算した後のデータをr段数の拡大鍵として出力する。

[0030]

S12は、終わりか判別する。YESの場合には、終了する。NOの場合には、S7に戻り、次の指定された段数rの拡大鍵の作成を行なう。

以上のS7からS11によって、S1からS6で作成した複数iづつの中間データをもとに、指定された段数rに従って1つづつの中間データを選択し、段数rに従って転置した後、非可逆変換を行い、指定された段数rの拡大鍵を非可逆変換を経て高速に生成することが可能となる。以下順次詳細に説明する。

[0031]

図3は、本発明の説明図(中間データ)を示す。

図3において、上段のk0からk7は、暗号鍵(ユーザ鍵)のビット列を順次8分割したビット列である。

[0032]

上段および下段のMは、非線型関数演算を表す(後述する図6、図7参照)。

+は、定数の加算を表す。ここで、M(4 i)の加算は、分割したビット列のkの添字が例えば既述した図2のS3の偶数の場合に、i=0, 1, 2のときの定数Mの値をそれぞれ加算した3つを出力する旨を表す。同様に、M(4 i + 1)、M(4 i + 2)、M(4 i + 3) についも、i=0, 1, 2のときの定数Mの値をそれぞれ加算した3つを出力する旨を表す。

[0033]

×は、定数の乗算を表す。ここで、i+1の乗算は、分割したビット列のkの

添字が例えば既述した図2のS4の奇数の場合に、i=0,1,2のときの定数の値をそれぞれ乗算した3つを出力する旨を表す。

[0034]

+は、加算および乗算した結果の排他的論理和の演算を行なう旨を表す。

 $a_i$ から  $d_i$  は、 h 個 づつの中間データの出力を表す。ここでは、  $a_i$  から  $d_i$  ( i=0 , 1 , 2 ) の 3 つ づつの出力された中間データを表す。

[0035]

以上のように、暗号鍵を8つのグループに分割してそれぞれのビット列に非線型関数Mを演算した後、偶数のものに3つの定数をそれぞれ加算および奇数のものに3つの定数を乗算し、加算および乗算した該当データを排他的論理和演算で1つにまとめ、更に非線型関数Mを演算して3つづつの中間データを生成することが可能となる。

[0036]

図4は、本発明の説明図(拡張鍵)を示す。

図4の(a)は、i個づつの中間データから段数 r をもとに1つを選択して拡大鍵を生成するシステム構成を示す。

[0037]

図4の(a)において、中間データは、ここでは、 $a_i$ 、 $b_i$ ,  $c_i$ ,  $d_i$  (i=0, 1, 2) からなる、図3の構成で生成された中間データ(中間鍵)である。

[0038]

select値決定装置は、作成しようとする拡大鍵の段数 r をもとに、中間データ $a_i$ 、 $b_i$ ,  $c_i$ ,  $d_i$  (i=0, 1, 2) のうちのいずれのiのものを選択するかを決定するものである。決定は、後述する図 5 の(a)の式(1)に従い決定する。

[0039]

selectorは、select値決定装置によって決定された $X_r$ 、 $Y_r$ 、 $Z_r$ 、 $W_r$ に従い、ここでは、i=0, 1, 2の該当するものの中間データ a( $X_r$ )、b( $Y_r$ )、c( $Z_r$ )、d( $W_r$ )を1つそれぞれ選択するもので

ある。

[0040]

データ並び替え処理装置は、段数 r をもとに、選択された中間データ a ( $X_r$ )、b ( $Y_r$ )、c ( $Z_r$ )、d ( $W_r$ )の並び替え(転置)を行なうものである。この転置は、後述する図 5 の(d)のように、段数 r に対応した転置を行なうものである。

[0041]

[0042]

以上の構成によって、中間データから段数 r を指定して、当該段数 r の拡大鍵を生成することが可能となる。以下順次詳細に説明する。

図4の(b)は、図4の(a)のG(X, Y, Z, W)計算装置の詳細構成を 示す。

[0043]

図4の(b)において、1bit左巡回シフトは、データのビット列を1ビット左方向に巡回してシフトするものである。

排他的論理和は、2つのデータの排他的論理和の演算を行なうものである。

[0044]

加算は、2つのデータを加算するものである。

減算は、1つのデータから他のデータを減算するものである。

以上の回路を図示のように接続して指定段数をもとに選択および転置した後の中間データ(X, Y, Z, W)から拡大鍵を生成することが可能となる。

[0045]

図5は、本発明の説明図を示す。

図5の(a)は、i個づつの中間データから段数rのものを1つ選択するときに使用する式(1)を示す。図示の式(1)は下記である。

[0046]

 $X_r = Z_r = r \mod 3$ 

 $Y_r = W_r = r + [r/3] \text{ mod} 3$ 

図5の(b)は、図5の(a)の式(1)を模式的に示す。これは、図5の(a)の式(1)の値を実際に計算したものであって、段数rのときに0, 1, 2の3個中から1つを選択する値であって、9個で巡回するものである。

[0047]

以上の図5の(a), (b)で段数 rに対応する値(i=0, 1, 2の3個のうちの1つ)を決定し、既述した図4の(a)でi個づつの中間データ中から当該段数 rで決った( $X_r$ ,  $Y_r$ ,  $Z_r$ ,  $W_r$ )を選択することが可能となる。

[0048]

図5の(c)は、オーダ表を示す。このオーダ表は、図5の(a),(b)で選択した段数 r の中間データ( $X_r$ ,  $Y_r$ ,  $Z_r$ ,  $W_r$ )を並び換える(置換)するときのオーダ(順序)を決定するものである。ここでは、左側の段数 r に対応づけて右側の並び替え順序に示すように、並び替える(図4の(a)のデータ並び替え処理装置が実行する)。

[0049]

次に、図6および図7を用いて非線型関数演算について説明する。

図6の(a)は、非線型関数Mの演算の全体の構成の例を示す。ここでは、ユーザ鍵(暗号鍵)m(例えば32ビット)を入力とし、非線型関数Mを演算して結果w(32ビット)を生成するときの様子を説明する。

[0050]

- (1) ユーザ鍵の32ビットをここでは図示のように、6,5,5,56ビットで順次m0,m1,m2,m3,m4,m5にそれぞれ分割する。
- (2) 5ビットに分割したm1, m2, m3, m4は、図6の(b)のS5(x)の表に従い、該当するxに対応するS5(x)の値にそれぞれ変換する。

[0051]

- (3) 同様に、6ビットに分割したm0, m6は、図6の(c)のS6(x)の表に従い、該当するxに対応するS6(x)の値にそれぞれ変換する。
  - (4) (2) と(3) によって v が図 6 の(a) のデータ v が生成されたこ

ととなる。

[0052]

(5) 図7の(e)に模式的に示す行列式に、図7の(d)から矢印で示す 位置に置き、次に、(4)で生成したデータνを置き、両者の行列演算を行ない 、右側のwを計算する。これにより、図6の(a)のMDSを用いたXOR計算 装置による結果(非線型関数Mの演算結果)が得られたこととなる。

[0053]

以上によって、図6の(a)の構成に示す順番に従い、例えば図3の非線型関数Mの演算を行なうことが可能となる。

図6の(b)は図6の(a)のS5(x)のテーブル例を示し、図6の(c)は図6の(a)のS6(x)のテーブル例を示す。

[0054]

図7の(c)は非線型関数Mを行列演算するときの定数(MDSを用いてXOR計算装置で用いる定数)を示し、図7の(d)はMDSを用いたXOR計算装置で行なう行列演算を模式的に示す。

[0055]

次に、既述したユーザ鍵から中間データを生成する第1段階の処理、および中間データから指定された段数 r の拡大鍵を生成する第2段階の処理について数式, 記号を用いて説明する。

[0056]

- (1) 第1段階の処理(ユーザ鍵から中間データを生成する処理):
- (1-1) 256ビットの暗号鍵を、32ビットごとに8個のデータk0, k 1, ・・・k7に分割する(図3参照)
- (1-2) (1-1) で分割した 32 ビットを入力とし、 32 ビットを出力する非線型関数Mを用いて、以下の (1-3) から (1-6) の計算により、中間データa (i), b (i), c (i), d (i) の生成を i=0, 1, 2について行なう (図 3 参照)。また、非線型関数Mについて、 (3-1) から (3-6) を実行する。

[0057]

(1-3) a(i) = M(Ta(k0, i) XOR Ua(k1, i) を計算する。ただし、Ta(k0, i) = M(k0) + M(4i), Ua(k1, i)
) = M(k1) × (i+1) である。尚、XORは、排他的論理和演算を表す。

[0058]

(1-4) b(i)=M(Tb(k2, i) XOR Ub(k3, i)を計算する。ただし、Tb(k3, i)=M(k2)+M(4i+1), Ub(k3, i)=M(k3)×(i+1)である。

[0059]

(1-5) c(i) =M(Tc(k4, i) XOR Uc(k5, i)を計算する。ただし、Tc(k4, i) =M(k4) +M(4i+2), Uc(k5, i) =M(k5) × (i+1) である。

[0060]

(1-6) d (i) =M (Td (k6, i) XOR Ud (k7, 1))を計算する。ただし、Td (k6, i) =M (k6) +M (4i+3), Ud (k7, i) =M (k7) × (i+1) である。

[0061]

(2) 第2段階の処理(中間データから指定された段数 r の拡大鍵を生成する処理):

(2-1) r 段数の拡大鍵 $E \times K \in y \cdot r \cdot (r=0.1\cdot \cdot)$  について、以下の(2-2) から (2-4) に従い計算を行なう(図4 の (a) 参照)。

[0062]

(2-2) Xr=Zr=r mod3, Yr=Wr=r+[r/3]mod3 (式(1))で表される数列X, Y, Z, Wを用いて、(X, Y, Z, W)=(a(Xr), b(Yr), c(Zr), d(Wr))とする。

[0063]

(2-3) r' = (r+[r/36]) mod 12を満たすr' に関して、(X、Y、Z、W) = ORDER\_12 (X, Y, Z, W, r') で示されるデータ並び替えを行なう。ただし、ORDER\_12 (X, Y, Z, W, r') は、図5の(c)に従う。

[0064]

(2-4) ExKeyr=G(X, Y, Z, W)により、r段数の拡大鍵を計算する。ただし、G(X, Y, Z, W) = ((x <<<1) + Y) XOR (((Z <<<1) - W) <<<1) であり、<<<1は1ビット左巡回シフトを表す(図4の(b)参照)。

[0065]

#### (3) 非線型関数Mの演算処理:

(3-1) 32ビット入力mから、以下の(3-2)から(3-6)に従い、32ビットのwを出力する(図6の(a)参照)。

[0066]

(3-2) mをビット分割した値m0,・・・m5を、以下に従って与える

m0=(mの第0ビット目から第5ビット)

m1=(mの第6ビット目から第10ビット)

m2=(mの第11ビット目から第15ビット)

m3=(mの第16ビット目から第20ビット)

m4=(mの第21ビット目から第25ビット)

m5=(mの第26ビット目から第31ビット)

(3-3) 5ビットの入力に対し5ビットを出力する非線型変形関数S5, 6ビットの入力に対し6ビットを出力する非線型変換関数S6を用いて、

s 0 = S 6 (m 0)

s 1 = S 5 (m 1)

s 2 = S 5 (m 2)

s 3 = S 5 (m 3)

s 4 = S 5 (m 4)

s 5 = S 6 (m 5)

ここで、S5、S6を既述した図6の(b)、(c)にそれぞれ示す。

[0067]

(3-4) v=s0|s1|s2|s3|s4|s5を計算する。 | は、ビ

ット値の連結を表す。

(3-5) vのi番目のビット値 vi, および5ビット入力から32ビット を出力する変換テーブルMDSを用いて、

 $w = (v \ 0 \times MDS \ (0)) \ XOR \ (v \ 1 \times MDS \ (1)) \ XOR \cdot \cdot \cdot X$  OR  $(v \ 3 \ 1 \times MDS \ (3 \ 1))$  を計算する。ただし、 $v \ i \times MDS \ (i)$  は、 $v \ i = 0$  のとき 0、 $v \ i = 1$  のとき  $MDS \ (i)$  である。また、MDS は  $MDS \ (i)$  に従う。

[0068]

(3-6) wを出力する。

[0069]

#### 【発明の効果】

以上説明したように、本発明によれば、第1段階で暗号鍵から中間データを生成し、第2段階で中間データから任意のデータを選択して非可逆変換を行ない任意の段数の拡大鍵を生成する構成を採用しているため、拡大鍵を非可逆変換を経て高速生成して共通鍵方式の安全性を高めることが可能となる。これにより、

(1) 例えば中間データを1個生成するためには大きな処理時間が必要であるあるが、拡大鍵生成装置5により、必要な中間データの個数を少なくでき、安全性の高い拡大鍵を高速に生成できる。

[0070]

(2) また、生成した拡大鍵ExKey0,ExKey1,・・・ExKeyn-1の全てを記憶せずに、暗号化あるいは復号化の処理の途中で、必要となる拡大鍵のみを生成する場合、指定した段数ェの拡大鍵のみを高速生成できるという顕著な特徴がある。これの効果を以下説明する。

[0071]

一般的に共通鍵暗号方式は、暗号化でExKey0, ExKey1, ・・・ExKeyn-1の順に拡大鍵が用いられる場合、復号化では、ExKeyn-1・・・ExKey1, ExKey0のように、暗号化とは逆の順で拡大鍵が用いられる。ここで、ExKey1を生成するのにExKey0の値を必要とする拡大鍵生成方式を用いて(既述した図9参照)、逐次生成を行なった場合、Ex

Key1は直接生成することができず、先にExKey0を生成してこれを用いてExKey1を生成することとなり、その分、復号化の拡大鍵生成時間が暗号化よりも遅くなる。

[0072]

これに対し、本発明は、他の拡大鍵とは独立して、任意の段数 r を指定して拡大鍵を生成できるため、拡大鍵をExKeyO, ExKey1, ···ExKeyn-1の順に生成するのも、ExKeyn-1···ExKey1, ExKeyOの順に生成するのも、同じ処理時間で行なうことができるという顕著な特徴がある。

[0073]

以上のように、本発明では、拡大鍵の逐次生成を行なう場合でも、暗号化と復 号化の処理時間を同じにして、復号化の拡大鍵生成時間を暗号化よりも遅くなる ことを防ぐ顕著な効果がある。

#### 【図面の簡単な説明】

【図1】

本発明のシステム構成図である。

【図2】

本発明の動作説明フローチャートである。

【図3】

本発明の説明図(中間データ)である。

【図4】

本発明の説明図(拡大鍵)である。

【図5】

本発明の説明図である。

【図6】

本発明の説明図(非線型関数演算、その1)である。

【図7】

本発明の説明図(非線型関数演算、その2)である。

【図8】

共通鍵方式の説明図である。

#### 【図9】

従来のDESのアルゴリズムの全体のブロック図である。

#### 【符号の説明】

1:暗号化装置

2:暗号化処理装置

3:拡大鍵処理装置

4:中間データ生成装置

5;拡大鍵生成装置

M:非線型関数


G:非可逆関数

【書類名】

図面

【図1】

#### 本発明のシステム構成図




【図2】

本発明の動作説明フローチャート START **S1** ユーザ鍵を入力 **S2** 非線型関数Mを演算 偶数 奇数 **S**3 定数を加算 **S4** 定数を乗算 **S5** 排他的論理和を演算 **S6** 非線型関数Mを演算 **S7** 中間データ 外部 段数 r を入力 **S8** 中間データから該当する値を選択 **S9** rに従った転置 S10 転置後の中間データの非可逆変換を行う **S11** r段目の拡大鍵を出力 **S12** N 終りか?


END

【図3】




## 【図4】

#### 本発明の説明図(拡大鍵)



## (b)G(X,Y,Z,W)計算装置



+ 加算 - 減算 + 排他的論理和 <<<1 1 bit左巡回シフト

【図5】

### 本発明の説明図

(a) 
$$x_r = z_r = r \mod 3$$
,  $y_r = w_r = r + [r/3] \mod 3 \cdot \cdot \cdot 式(1)$ 


(b)					9	個でi	<u>«</u> □			
	0	1	2	3	4	5	6	7	8	 0
										1
										1
										1
										1

# (c) オーダ表

r (段目)	ORDER_12(X,Y,Z,W,r)	━━並び替え
0	(X,Y,Z,W)	
1	(Y,X,W,Z)	
2 3 4	(Z,W,X,Y)	
3	(W,Z,Y,X)	
4	(X,Z,W,Y)	
5 6	(Y,W,Z,X)	
6	(Z,X,Y,W)	
7	(W,Y,X,Z)	
8	(X,W,Y,Z)	
9	(Y,Z,X,W)	
10	(Z,Y,W,X)	
11	(W,X,Z,Y)	

【図6】

#### 本発明の説明図(非線型関数演算,その1)



# (b)S5(x)

×	S 5 (X)	X	S5(X)	×	S 5 (x)	×	S 5 (x)
0	20	8	22	16	27	24	23
1	26	9	30	17	11	25	5
2	7	10	13	18	1	26	8
3	31	11	14	19	21	27	3
4	19	12	4	20	6	28	0
5	12	13	24	21	16	29	17
6	10	14	9	22	2	30	29
7	15	15	18	23	28	31	25

# (c) S 6(x)


						-	
Х	S6(x)	X	S6(X)	×	S6(X)	Х	S6(X)
0	47	16	37	32	62	48	3
1	59	17	63	33	52	49	16
2	25	18	20	34	35	50	41
3	42	19	61	35	18	51	34
4	15	20	55	36	14	52	33
5	23	21	2	37	46	53	7
6	28	22	30	38	0	54	45
7	39	23	44	39	54	55	49
8	26	24	9	40	17	56	50
9	38	25	10	41	40	57	58
10	36	26	6	42	27	58	1
11	19	27	22	43	4	59	21
12	60	28	53	44	31	60	43
13	24	29	48	45	8	61	57
14	29	30	51	46	5	62	32
15	56	31	11	47	12	63	18
		<u> </u>			<u> </u>		

# 【図7】

本発明の説明図(非線型関数演算,その2)


ビット目	(d	)		,,, ( 3
CALE	X	MDS(x)	×	MDS(x)
1	ô	0x41491a0c	16	0x1cbdbd5f
	1/	0x06b23c18	17	0xbd5b72de
1	/2	0xc82d625d	18	0xe20b5083
	3	0x905ac49b	19	0x4437a947
	4	0xa0b48936	20	0x0c4e5aaf
/	5	0xdc270c74	21	0x3ee876c7
	6	0x92d79994	22	0x7dd0edaf
	7	0x218e3349	23	0xc549adf8
11	8	0x51caf706	24	0x8eb25b91
	9	0xa7b5e64d	25	0x9d64bf43
11	10	0x4b6bccda	26	0x9bf8b70f
111	11	0x21c7690a	27	0x37d1665f
	12	0xa3afd215	28	0x707b73f1
	13	0xa6b8cd01	29	0x64f6efc3
	14	0xc9719a42	30	0xcdecdfa7
	15	0x92e334a5	31	①xf745e823
	(e) 1 2 3		31	$\begin{bmatrix} v_o \\ \vdots \\ \vdots \\ \vdots \\ \vdots \end{bmatrix} = \begin{bmatrix} w_o \\ \vdots \\ \vdots \\ \vdots \\ \vdots \\ \vdots \end{bmatrix}$
				$\begin{bmatrix} \vdots \\ v_{n-1} \end{bmatrix}  \begin{bmatrix} \vdots \\ w_{n-1} \end{bmatrix}$

# 【図8】



【図9】

#### 従来のDESのアルゴリズムの全体のブロック図



【書類名】 要約書

【要約】

【課題】 本発明は、暗号鍵から拡大鍵を生成する拡大鍵生成装置および記録媒体に関し、第1段階で暗号鍵から中間データを生成し、第2段階で中間データから任意のデータを選択して非可逆変換を行ない任意の段数の拡大鍵を生成し、任意段の拡大鍵を非可逆変換を経て高速生成して共通鍵方式の安全性を高めることを目的とする。

【解決手段】 入力された暗号鍵のビット列を複数のグループに分割し、これら分割した各グループのビット列に演算を複数i回それぞれ行なって複数iの演算結果を生成し、これら生成した各グループ毎の複数iの演算結果について複数のグループ間で該当演算結果をそれぞれ1つにまとめる演算を行ない、複数iの中間データを生成する中間データ生成手段と、指定された拡大鍵の段数rをもとに、複数iの中間データから1つを選択し、選択した中間データを非可逆変換して段数rの拡大鍵を生成する拡大鍵生成手段とを備えるように構成する。

【選択図】 図1

### 出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社